

৪.৩.১ লজিক গেইটের ট্রুথ টেবিল ও বুলিয়ান সমীকরণ (Prepare truth table and Boolean equations of logic gates) :

□ বুলিয়ান কনস্ট্যান্ট এবং ভেরিয়েবল (Boolean constant & variable) :

বুলিয়ান কনস্ট্যান্ট এবং ভেরিয়েবলের মাত্র দুটি মান আছে। এরা হলো ০ অথবা ১। বুলিয়ান ভেরিয়েবল হলো এমন একটি পরিমাণ, যার মান বিভিন্ন সময়ে ১ অথবা ০ হতে পারে।

ডিজিটাল সিস্টেমে বুলিয়ান মান ০ কে ০ থেকে ০.৪V দ্বারা প্রকাশ করা হয়। অন্যদিকে, বুলিয়ান মান ১ কে ২ থেকে ৫V দ্বারা প্রকাশ করা হয়।

তাহলে দেখা যায়, বুলিয়ান ০ অথবা ১ দ্বারা প্রকৃতপক্ষে কোনো সংখ্যাকে বুঝানো হয় না; বরং একটি ভোল্টেজ রেঞ্জকে বুঝানো হয়। এই ভোল্টেজ রেঞ্জকে লজিক লেভেল (Logic Level) বলে। লজিক লেভেল ০ ও ১ কে যথাক্রমে LOW এবং HIGH দ্বারা প্রকাশ করা হয়। ০ এবং ১ কে যেভাবে প্রকাশ করা যায় তা নিম্নের টেবিলে দেখানো হলো—

Logic 0	Logic 1
False	True
Off	On
Low	High
No	Yes
Open Switch	Closed Switch

ট্রুথ টেবিল (Truth Table) :

কোনো লজিক সার্কিটের ইনপুটসমূহের সাথে আউটপুটের সম্পর্ক প্রকাশ করার পদ্ধতি হলো ট্রুথ টেবিল। অন্য কথায় বলা যায়, কোনো লজিক সার্কিটের ইনপুটের বিভিন্ন কম্বিনেশনের জন্য আউটপুট কীরূপ হবে তা যে টেবিলের মাধ্যমে প্রকাশ করা হয়, তাকে Truth table বলে।

কোনো লজিক সার্কিটের যে কয়টি ইনপুট থাকে তাদের সম্ভাব্য সকল কম্বিনেশন ট্রুথ টেবিলের বামপাশে লিখতে হয় এবং ইনপুটের প্রতিটি কম্বিনেশনের জন্য যে আউটপুট পাওয়া যাবে তা ডানপাশে লিখতে হয়। নিম্নের চিত্রে একটি দুই ইনপুট ও একটি তিন ইনপুটবিশিষ্ট লজিক সার্কিট দেখানো হলো—

Truth Table-1




Inputs		Output
A	B	X
0	0	1
0	1	0
1	0	1
1	1	0

Truth Table-2

A	B	C	X
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

যদি কোনো লজিক সার্কিটের দুটি ইনপুট থাকে, তবে এর ট্রুথ টেবিলে ইনপুট কবিনেশন হবে চারটি। তিন ইনপুট বিশিষ্ট সার্কিটের ট্রুথ টেবিলে মোট ইনপুট কবিনেশন হবে আটটি এবং চার ইনপুট লজিক সার্কিটের জন্য ইনপুট কবিনেশন হবে ১৬টি।

নিচে এক নজরে লজিক গেইটসমূহের প্রতীক, ট্রুথ টেবিল ও বুলিয়ান সমীকরণ দেয়া হলো :

লজিক ফাংশন (LOGIC FUNCTION)	লজিক প্রতীক (LOGIC SYMBOL)	বুলিয়ান রাশি (BOOLEAN EXPRESSION)	সত্যক সারণি (TRUTH TABLE)	
			Input	Output
AND		$Y = A \cdot B$	A	B
			0	0
			0	1
			1	0
			1	1
OR		$Y = A + B$	Input	
			A	B
			0	0
			0	1
			1	0
NOT		$A = \bar{A}$	Input	
			0	1
			1	0
NAND		$Y = \overline{A \cdot B}$	Input	
			A	B
			0	0
			0	1
			1	0
NOR		$Y = \overline{A + B}$	Input	
			A	B
			0	0
			0	1
			1	0
X-OR		$Y = A \oplus B$	Input	
			A	B
			0	0
			0	1
			1	0
X-NOR		$Y = \overline{A \oplus B}$	Input	
			A	B
			0	0
			0	1
			1	0

চিত্র : ৪.১ Logic gate সমূহের প্রতীক, বুলিয়ান সমীকরণ ও ট্রুথ টেবিল (সত্যক সারণি)

৪.৩.২ AND, OR এবং NOT অপারেশনের বাস্তব ধারণা (The physical concept of AND, OR and NOT operations) :

চার ইনপুটবিশিষ্ট OR gate :



চিত্র : ৪.২ চার ইনপুট-বিশিষ্ট OR Gate

চার ইনপুট-বিশিষ্ট OR gate ট্রুথ টেবিল : এভাবে আমরা চার ইনপুট-বিশিষ্ট OR gate ট্রুথ টেবিল গঠন করতে পারি।

Input				Output
A	B	C	D	$Y = A + B + C + D$
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

চার ইনপুটবিশিষ্ট OR Gate-এর যে-কোনো একটি ইনপুট High হইলেই আউটপুট High হবে। শুধুমাত্র সবগুলো ইনপুট Low হলেই Output low হবে।

চার ইনপুটবিশিষ্ট NAND gate : চার ইনপুটবিশিষ্ট NAND gate-এর প্রতীক এবং ট্রুথ টেবিল নিচে দেয়া হলো—



চিত্র : ৪.৩ চার ইনপুটবিশিষ্ট NAND gate symbol


NAND gate truth table (চার ইনপুটবিশিষ্ট) : এভাবে আমরা চার ইনপুটবিশিষ্ট NAND gate-এর ট্রুথ টেবিল গঠন করতে পারি।

Input				Output
A	B	C	D	$Y = \overline{A.B.C.D}$
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

NAND gate AND gate-এর বিপরীত NAND gate-এর সবগুলো ইনপুট High হলে আউটপুট হবে Low। Truth table হতে দেখা যায়, $A = 1, B = 1, C = 1, D = 1$ ইনপুট দিলে, আউটপুট, $Y = 0$ হবে।

যে-কোনো একটি ইনপুট Low হলে Output হবে High।

তিন ইনপুটবিশিষ্ট Ex-OR gate : তিন ইনপুটবিশিষ্ট Ex-OR gate-এর প্রতীক ও Truth table নিচে দেয়া হলো-



চিত্র : ৪.৪ তিন ইনপুটবিশিষ্ট Ex-OR Gate

Truth Table : এভাবে তিন ইনপুটবিশিষ্ট Ex-OR gate-এর ট্রুথ টেবিল গঠন করতে পারি।

Input			Output
A	B	C	$Y = A \oplus B \oplus C$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


৪.৪ সার্বজনীন লজিক গেইট (Define universal logic gates) :

যে-সকল লজিক গেইট এর সাহায্যে মৌলিক গেইট তিনটির অপারেশন সমাধান করা যায়, তাকে ইউনিভার্সাল লজিক গেইট বলা হয়। কারণ, এই সব মৌলিক গেইটগুলো দ্বারা আবার অন্যান্য সকল গেইটের কার্য সমাধান করা যায়। এ হিসেবে NAND গেইট এবং NOR গেইটকে ইউনিভার্সাল গেইট হিসেবে চিহ্নিত করা যায়।

৪.৫ সার্বজনীন গেইট হিসেবে NAND এবং NOR গেইটের ব্যাখ্যা (Explain NAND & NOR gate used as universal logic gates) :

NAND গেইট ও NOR গেইটের সাহায্যে মৌলিক গেইটগুলোর অপারেশন বুঝানো হলো :

□ NAND গেইটের অপারেশন (NAND gate operation) : এখানে NAND গেইটের I/P-দ্বয় শর্ট করে একটি I/P প্রদান করলে একে NOT গেইট হিসেবে ব্যবহার করা যায়। অর্থাৎ NAND গেইট NOT গেইটে রূপান্তর হয়। এক্ষেত্রে একটি NAND গেইট প্রয়োজন হয়।




$$\text{Output } Y = \overline{A \cdot A} = \bar{A}$$

চিত্র : ৪.৫



আবার NAND গেইটকে নিম্নলিখিতভাবে সংযোগ করে একে AND গেইটে রূপান্তর করা যায়। এক্ষেত্রে দুটি NAND গেইট প্রয়োজন হয়।




$$\text{Output } Y = \overline{\overline{A \cdot B}} = A \cdot B$$

চিত্র : ৪.৬




পুনরায় NAND গেইটকে নিম্নলিখিতভাবে সংযোজন করে একে OR গেইটে পরিণত করা যায়। এক্ষেত্রে তিনটি NAND গেইটের প্রয়োজন হয়।



$$\text{Output } Y = \overline{\overline{A} \cdot \overline{B}} = \overline{\overline{A}} + \overline{\overline{B}} = A + B$$

চিত্র : ৪.৭


NOR গেইটের অপারেশন (NOR gate operation) : এখানে NOR গেইটের I/P-দ্বয় শর্ট করে একটি I/P প্রদান করার মাধ্যমে একে NOT গেইটে রূপান্তর করা যায়। এক্ষেত্রে একটিমাত্র NOR গেইট প্রয়োজন হয়।



$$\text{Output } Y = \overline{A + A} = \overline{A}$$

চিত্র : ৪.৮

আবার, NOR গেইটকে নিচের সংযোগের মাধ্যমে AND গেইটে রূপান্তর করা যায়। এক্ষেত্রে তিনটি NOR গেইটের প্রয়োজন হয়।




চিত্র : ৪.৯

$$\text{Output } Y = \overline{\overline{A} + \overline{B}}$$

$$= \overline{\overline{A} \cdot \overline{B}}$$

$$= A \cdot B$$

পুনরায় NOR গেইটকে নিচের সংযোগের মাধ্যমে OR গেইটে পরিণত করা যায়। এক্ষেত্রে দুটি NOR গেইটের প্রয়োজন হয়।



$$\text{Output } Y = \overline{\overline{A} + \overline{B}} = \overline{\overline{A}} \cdot \overline{\overline{B}} = A + B$$

চিত্র : ৪.১০

সুতরাং দেখা যায় যে, বিভিন্ন সংযোগের মাধ্যমে NAND ও NOR গেইটের তিনটি মৌলিক গেইটের কার্য সম্পন্ন করা যায়। অর্থাৎ, NAND এবং NOR গেইট উভয়ই এক একটি ইউনিভার্সাল গেইট।

৪.৬ লজিক গেইটসমূহের প্রয়োগ (State the application of logic gates) :

লজিক গেইট মূলত তিন প্রকার; যথা—

- ১। Basic gate (বেসিক গেইট)
- ২। Universal gate (সর্বজনীন গেইট) ও
- ৩। Exclusive gate (একক্সক্লুসিভ গেইট)।