

অধ্যায়-১৪

সিকুয়েন্সিয়াল লজিক সার্কিট (Sequential Logic Circuits)

১৪.১ সিকুয়েন্সিয়াল লজিক সার্কিটের বর্ণনা (State sequential logic circuit) :

সিকুয়েন্সিয়াল লজিক সার্কিট (Sequential logic circuit) :

সিকুয়েন্সিয়াল পদ্ধতি (Sequential system) : যে-সকল Digital system এর আউটপুট কেবলমাত্র চলমান (Current) ইনপুটের উপর নির্ভর করে না; বরং চলমান ইনপুট ও Memory এর উপর নির্ভর করে, তাদের Sequential system বলে। অন্যভাবে বলা যায়, যে পদ্ধতিতে কম্বিনেশনাল বর্তনীর সাথে ইলেকট্রনিক স্মৃতি যুক্ত থাকে এবং বাইরের গ্রহণ সংকেত এবং স্মৃতির অবস্থার ভিত্তিতে প্রয়োজনীয় আউটপুট সংকেত সৃষ্টি করে, তাকে সিকুয়েন্সিয়াল পদ্ধতি বলে। যেমন— Registers, Counters, Flip-Flop ইত্যাদি।


সিকুয়েন্সিয়াল পদ্ধতির উদাহরণ (Example of sequential system) : সিকুয়েন্সিয়াল লজিক বলতে ফ্লিপ-ফ্লপ, কাউন্টার, শিফট রেজিস্টার ইত্যাদি সার্কিটকে বুঝায়। এদের মধ্যে ফ্লিপ-ফ্লপ সার্কিটই বেসিক এলিমেন্ট (Basic element) হিসেবে স্বীকৃত।

সিকুয়েন্সিয়াল লজিক বর্তনীর বৈশিষ্ট্য (Characteristics of sequential logic circuits) :

- এ পদ্ধতিতে একটি ইলেকট্রনিক স্মৃতি (Memory) থাকে।
- কম্বিনেশনাল অংশ হতে নির্গত কিছু সংকেত স্মৃতিতে সংরক্ষণ করতে পারে।
- সিকুয়েন্সিয়াল বর্তনীর আউটপুট সংকেতের অবস্থা বাহির হতে আগত সংকেত এবং স্মৃতি উভয়ের উপর নির্ভরশীল।
- কম্বিনেশনাল বর্তনীর আউটপুটের অবস্থা বর্তনীর ইনপুটের তাৎক্ষণিক অবস্থার উপর নির্ভরশীল, অর্থাৎ যে Gate circuit-এর বর্তমান ইনপুট সিগন্যালই কেবলমাত্র আউটপুটকে নিয়ন্ত্রণ করে। এর অর্থ হলো কম্বিনেশনাল লজিক সার্কিট কখনই অতীতের কোনো ঘটনা মনে রাখতে পারে না বা মেমরি এলিমেন্ট (Memory element) হিসেবে কাজ করে না।
- আর সিকুয়েন্সিয়াল লজিক বর্তনীতে, কম্বিনেশনাল অংশ হতে নির্গত কিছু সংকেত স্মৃতিতে সংরক্ষণ করা হয়। অর্থাৎ সিকুয়েন্সিয়াল বর্তনীর নির্গমন সংকেতের অবস্থা বাহির হতে আগত সংকেত এবং স্মৃতি উভয়ের উপর নির্ভরশীল।

সাধারণ সিকুয়েন্সিয়াল লজিক বর্তনীর কার্যপদ্ধতির ব্লকচিত্র (Operation of generalized sequential system) :

নিচের চিত্রে সিকুয়েন্সিয়াল পদ্ধতির সাধারণ কাঠামো দেখানো হলো; এ বর্তনীতে কম্বিনেশনাল বর্তনীর সাথে ইলেকট্রনিক স্মৃতি যুক্ত আছে।



চিত্র : ১৪.১ সিকুয়েন্সিয়াল পদ্ধতির ব্লকচিত্র

উপরের চিত্রে একটি Sequential system দেখানো হয়েছে। চিত্রে একটি Combinational circuit ও Memory element দেখানো হয়েছে। Combinational Ckt-টি External input হতে Input signal গ্রহণ করে। মেমরি Element হলো যার মধ্যে একটি bit সংরক্ষণ করা যায় এবং এ সংরক্ষিত Bit-টিকে নতুন মানের মাধ্যমে পরিবর্তনও করা যায়। এখানে, বাইরের ইনপুট সংকেত এবং মেমরির অবস্থার ভিত্তিতে কম্বিনেশনাল বর্তনী অংশটি প্রয়োজনীয় আউটপুট সিগন্যাল সৃষ্টি করে। Combinational অংশ হতে নির্গত কিছু সংকেত স্মৃতিতে সংরক্ষণ করা হয়।

মোটকথা Sequential বর্তনীর আউটপুট সিগন্যালের অবস্থা বাহির হতে আগত সিগন্যাল এবং স্মৃতি উভয়ের উপর নির্ভরশীল।


১৪.২ ডিজিটাল সিস্টেমের ক্লক, টাইমিং ডায়াগ্রাম এবং ল্যাচ (Define clock, timing diagram & latch of digital system)

(i) ক্লক (Clock)

প্রত্যেক ডিজিটাল কম্পিউটার পদ্ধতি কতকগুলো ক্রমিক লজিক অপারেশন (Series of logic operation) দ্বারা পরিচালিত হয়। এই Signal পদ্ধতি সময়ের সাথে পরিবর্তিত হয়। ক্লক সিগন্যাল (Clock signal) লজিক পদ্ধতিকে পর্যায়ক্রমিক করে (Sequence of Steps) অগ্রসর করায়। নিচের চিত্র ১৪.২ (ক) তে ডিজিটাল পদ্ধতিতে ব্যবহৃত একটি ক্লক তরঙ্গাকৃতি (Waveform) দেখানো হয়েছে। এখানে দেখা যাচ্ছে, Clock হলো কতকগুলো ক্রমিক পজিটিভ ও নেগেটিভ Pulse এর সমষ্টি, যা সময়ের সাথে মিলিয়ে বর্ণাকার আকৃতিতে অগ্রসরমান। Clock এর ২টি প্রয়োজনীয় শর্ত হলো :

(i) এটি Periodic হবে (ii) এটি Stable হবে।

এর প্রত্যেক সিগন্যাল লজিক অপারেশন সম্পাদনের সময় বিরতি (Timing interval) কে বুঝায়। এ সময় বিরতিকে Clock cycle time বলে, যা Clock waveform এর এক Period এর সমান।



চিত্র ১৪.২ (ক)


অর্থাৎ, Clock cycle time = $\frac{1}{\text{প্রতি সেকেন্ডে Cycle এর সংখ্যা}}$

Example : What is clock cycle time for a system that uses 500 kHz clock?

Solution : Clock cycle time = $\frac{1}{500 \times 10^3} = 2\mu\text{s}$.

(iii) টাইমিং ডায়াগ্রাম (Timing diagram)

সময়ের সাথে সম্পর্কিত দুই বা ততোধিক পরিবর্তনশীল ডিজিটাল তরঙ্গাকৃতির লেখচিত্রকে (Graph) Timing diagram বলা হয়। Timing diagram লক্ষ করলে সঠিক সময়ের নির্ধারিত বিন্দুতে ক্লক তরঙ্গাকৃতির (Clock waveform) HIGH অথবা LOW অবস্থা (State) নির্ধারণ করা যায়। Timing diagram এর চিত্র নিচে ১৪.২ (খ) নং-এ দেখানো হলো—



চিত্র ১৪.২ (খ)

চিত্রে A, B, C তিনটা তরঙ্গাকৃতি (Waveform) বিট টাইম (Bit time) 7 এর সময় High হয় এবং পরবর্তী 7 বিট টাইম শেষে Low হয়। এভাবে সময়ের পরিবর্তনের সাথে Waveform পরিবর্তিত হয়।


(iv) ল্যাচ (Latch)

ল্যাচ (Latch) একটি ইংরেজি শব্দ। এর বাংলা অর্থ হলো দরজার হুক। দরজা বন্ধ করে হুকো লাগালে দরজা বন্ধ অবস্থায় থাকে, আবার হুকো খুলে দরজা খোলা অবস্থায় রাখা সম্ভব। তেমনি ল্যাচ বর্তনীকে সেট অবস্থায় ($Q = 1, \bar{Q} = 0$) রাখলে, যুক্তি-1 অবস্থাকে সংরক্ষণ করে বলে ধরা হয় এবং রিসেট অবস্থায় ($Q = 0, \bar{Q} = 1$) বর্তনীটি যুক্তি-0 সংরক্ষণ করে বলে ধরা হয়। এজন্য এ বর্তনী ল্যাচ বা হুকো নামে পরিচিত। বর্তনীকে প্রাথমিক ফ্লিপ-ফ্লপ বর্তনীও বলা হয়, কারণ ল্যাচের সাথে সমন্বিত অথবা যুক্তি সংকেত যুক্ত করে প্রকৃত ফ্লিপ-ফ্লপ বর্তনী তৈরি করা হয়। NOR ও NAND গেইট দিয়ে বাইনারি ল্যাচ তৈরি করা হয়।

অর্থাৎ, ল্যাচ এমন একটি ইলেকট্রনিক সার্কিট যার দুটি অবস্থা থাকে যা একটি অপরিবর্তনীয় (0 বা 1) এবং যে-কোনো একটি অবস্থাকে সেট করার ক্ষমতা রয়েছে।

নিচের বর্তনীকে ল্যাচ (Latch) বলা হয়।

চিত্রে S ও R ইনপুট সংকেত এবং Q ও $\bar{Q}$ এ দুটি আউটপুট সংকেত দিয়ে একটি ফ্লিপ-ফ্লপ ল্যাচ দেখানো হলো :



চিত্র ১৪.৩ ফ্লিপ-ফ্লপ

S ও R সংকেত দুটি Voltage Level অথবা ফলস্বরূপী পালস হতে পারে। এ বর্তনীর আউটপুটের দুটি অবস্থাকে সেট (Set) এবং রিসেট (Reset) বলা হয়। নিম্নে এ দুটি অবস্থা দেখানো হলো—


সেট অবস্থা : $Q = 1, \bar{Q} = 0$

রিসেট অবস্থা : $Q = 0, \bar{Q} = 1$

□ NOR ও NAND গেইট দিয়ে বাইনারি ল্যাচ তৈরি করা যায়, যা নিচে দেখানো হলো—

NOR Latch দ্বারা প্রাথমিক ফ্লিপ-ফ্লপ : ১৪.৪ (ক) নং চিত্রে NOR গেইট দিয়ে তৈরি একটি ফ্লিপ-ফ্লপ বর্তনী দেখানো হলো।

S ও R এর অভিন্ন অবস্থার জন্য Q ও $\bar{Q}$ এর মান ১৪.৪ (খ) নং চিত্রের ট্রুটেবিলে দেখানো হলো :



(ক)

R	S	Q	$\bar{Q}$
0	0	পরিবর্তন হয় না	
0	1	1	0 (সেট)
1	0	0	1 (রিসেট)
1	1	ব্যবহারযোগ্য নয়	

(খ)

চিত্র ১৪.৪ NOR ল্যাচ (ক) বর্তনী (খ) ট্রুটেবিল

প্রথমে $S = R = 0$ হলে কী হয় দেখা যাক।

ধরা যাক, ল্যাচটি সেট অবস্থায় ($Q = 1, \bar{Q} = 0$) আছে। এ অবস্থায় $S = R = 0$ হলেও $Q = 1$ ও $\bar{Q} = 0$ থাকে অর্থাৎ অবস্থার কোনো পরিবর্তন হয় না। পুনরায় ধরা যাক ল্যাচটি রিসেট অবস্থায় ($Q = 0, \bar{Q} = 1$) আছে। এ অবস্থায় $S = R = 0$ হলেও $Q = 0$ ও $\bar{Q} = 1$ থাকে। মোটকথা, $S = R = 0$ এর জন্য NOR ল্যাচের Output-এর পরিবর্তন হয় না।

$S = 1$ ও $R = 0$ হলে ফ্লিপ-ফ্লপটি সবসময় সেট ($Q = 1, \bar{Q} = 0$) হয়। অর্থাৎ সেট অবস্থায় $S = 1$ ও $R = 0$ হলে ল্যাচটিতে কোনো পরিবর্তন হয় না, আর রিসেট অবস্থায় $S = 1$ ও $R = 0$ হলে ফ্লিপ-ফ্লপটি রিসেট হতে সেট অবস্থায় যায়। $S = 1$ ও $R = 0$ অবস্থা দ্বারা ফ্লিপ-ফ্লপটিকে সেট করার পর $S = R = 0$ হলেও ফ্লিপ-ফ্লপটি সেট অবস্থায় থাকে।

$S = 0$ ও $R = 1$ অবস্থার দ্বারা ফ্লিপ-ফ্লপটিকে রিসেট ($Q = 0, \bar{Q} = 1$) করা হয়। এ অবস্থা স্থাপনের পর $S = R = 0$ হলেও ফ্লিপ-ফ্লপটি রিসেট থাকে। $S = R = 1$ অবস্থার জন্য $Q = \bar{Q} = 0$ হয়। এটি একটি অবাঞ্ছিত অবস্থা, কারণ Q ও $\bar{Q}$ এর মান পরস্পরের বিপরীত হওয়া উচিত। এ অবস্থার পর $S = R = 0$ হলে ফ্লিপ-ফ্লপটির অবস্থা নির্ভর করে S ও R এর মধ্যে কোনটি প্রথমে 0 হয়। ফলে ফ্লিপ-ফ্লপটি কোন অবস্থায় যায় তা সঠিকভাবে বলা অসম্ভব। এজন্য NOR ল্যাচে $S = R = 1$ এ অবস্থা ব্যবহার করা হয় না। নিম্নে NOR ল্যাচের কার্যনীতির সারমর্ম দেয়া হলো—


$S = 1$ ও $R = 0$ হলে ফ্লিপ-ফ্লপটি সেট ($Q = 1, \bar{Q} = 0$) হয়।

$S = 0$ ও $R = 1$ হলে ফ্লিপ-ফ্লপটি রিসেট ($Q = 0, \bar{Q} = 1$) হয়।

$S = R = 0$ হলে NOR ল্যাচের অবস্থার পরিবর্তন হয় না।

$S = R = 1$ অবস্থা NOR ল্যাচে ব্যবহারযোগ্য নয়।


Q তকতে $Q = 0$ ধরে NOR ল্যাচের জন্য Q ও $\bar{Q}$ এর তরঙ্গ দেখা হলো :



চিত্র : ১৪.৫ NOR ল্যাচের তরঙ্গাকৃতি

□ NAND ল্যাচ দ্বারা প্রাথমিক ফ্লিপ-ফ্লপ :

নিম্নে ১৪.৬ (ক) নং চিত্রে NAND গেইট দিয়ে বর্তনী এবং এর কার্যনীতি ১০.৬ (খ) নং চিত্রের ট্রুথটেবিলে দেখানো হলো :




চিত্র : ১৪.৬ NAND ল্যাচ (ক) বর্তনী (খ) ট্রুথ টেবিল

$S = 1$ ও $R = 0$ হলে ফ্লিপ-ফ্লপটি রিসেট ($Q = 0, \bar{Q} = 1$) হয়।

$S = 0$ ও $R = 1$ হলে ফ্লিপ-ফ্লপটি সেট ($Q = 1, \bar{Q} = 0$) হয়।


$S = R = 1$ হলে NAND ল্যাচের অবস্থার পরিবর্তন হয় না।

$S = R = 0$ অবস্থা NAND ল্যাচে ব্যবহারযোগ্য নয়। নিচের NAND ল্যাচের সমকক্ষ বর্তনী চিত্র : ১৪.৭(ক) ও প্রতীক চিত্র : ১৪.৭(খ)-তে দেয়া হলো :



চিত্র : ১৪.৭ (ক) NAND ল্যাচের সমকক্ষ বর্তনী (খ) প্রতীক

নিম্নে ১৪.৮ নং চিত্রে SR তরঙ্গ হতে শুরুতে $Q = 0$ ধরে NAND ল্যাচের জন্য Q-এর তরঙ্গাকৃতি দেয়া হলো :




চিত্র : ১৪.৮ NAND ল্যাচের তরঙ্গাকৃতি

১৪.৩ প্রাথমিক SR ল্যাচ, D ফ্লিপ-ফ্লপ, ক্লকড ফ্লিপ ফ্লপ, J-K ফ্লিপ ফ্লপ, T ফ্লিপ ফ্লপ এবং J-K মাস্টার ফ্লিপ ফ্লপের-এর কার্যাবলি (Operation of basic SR latch, D flip-flop, clocked flip-flop, J-K flip-flop, T flip-flop & J-K master-slave flip-flop) :

□ SR NOR Latch :

১৪.৯ নং (ক) চিত্রে NOR গেইট দিয়ে তৈরি একটি ল্যাচ বর্তনী দেখানো হলো :

S ও R এর বিভিন্ন অবস্থার জন্য Q ও $\bar{Q}$ এর মান ১৪.৯ (খ) নং চিত্রের সত্যক সারণিতে দেখানো হলো। প্রথমে $S = R = 0$ হলে কী হয় দেখা যায়।



চিত্র : ১৪.৯ : NOR ল্যাচ- (ক) বর্তনী, (খ) সত্যক সারণি

ধরা যাক, ল্যাচটি সেট অবস্থায় ($Q = 1, \bar{Q} = 0$) আছে। এ অবস্থায় $S = R = 0$ হলেও $Q = 1$ ও $\bar{Q} = 0$ থাকে, অর্থাৎ অবস্থার কোনো পরিবর্তন হয় না। পুনরায় ধরা যাক, ল্যাচটি রিসেট অবস্থায় ($Q = 0, \bar{Q} = 1$) আছে, এ অবস্থায় $S = R = 0$ হলেও $Q = 0$ ও $\bar{Q} = 1$ থাকে। মোটকথা, $S = R = 0$ এর জন্য NOR ল্যাচের নির্গমনমুখের অবস্থার পরিবর্তন হয় না।

$S = 1$ ও $R = 0$ হলে ল্যাচটি সবসময় সেট ($Q = 1, \bar{Q} = 0$) হয়। অর্থাৎ সেট অবস্থায় $S = 1$ ও $R = 0$ হলে ল্যাচটিতে কোনো পরিবর্তন হয় না, আর রিসেট অবস্থায় $S = 1$ ও $R = 0$ হলে ল্যাচটি রিসেট হতে সেট অবস্থায় যায়। রিসেট হতে সেট অবস্থায় পরিবর্তনের সময় নির্গমনমুখে একাধিক ক্ষণস্থায়ী অবস্থা সৃষ্টি হতে পারে। $S = 1$ ও $R = 0$ অবস্থা দ্বারা ল্যাচটিকে সেট করার পর $S = R = 0$ হলেও ল্যাচটি সেট অবস্থায় থাকে।

$S = 0$ ও $R = 1$ অবস্থার দ্বারা ল্যাচটিকে রিসেট ($Q = 0, \bar{Q} = 1$) করা হয়। এ অবস্থা স্থাপনের পর $S = R = 0$ হলেও ল্যাচটি রিসেট থাকে।

শেষ $S = R = 1$ অবস্থা নিয়ে সমালোচনা করা যাক। এ অবস্থার জন্য $Q = \bar{Q} = 0$ হয়। এটি একটি অবাঞ্ছিত অবস্থা, কারণ Q ও $\bar{Q}$ এর মান পরস্পরের বিপরীত হওয়া উচিত। এ অবস্থার পর $S = R = 0$ হলে ল্যাচটির অবস্থা নির্ভর করবে S ও R এর মধ্যে কোনটি প্রথমে 0 হয়। ফলে ল্যাচটি কোন অবস্থায় যায় তা সঠিকভাবে বলা অসম্ভব। এজন্য NOR ল্যাচে $S = R = 1$ এ অবস্থা ব্যবহার করা হয় না। নিম্নের NOR ল্যাচের কার্যনীতির সারমর্ম দেয়া হলো—

$S = 1$ ও $R = 0$ হলে ল্যাচটি সেট ($Q = 1, \bar{Q} = 0$) হয়।

$S = 0$ ও $R = 1$ হলে ল্যাচটি রিসেট ($Q = 0, \bar{Q} = 1$) হয়।

$S = R = 0$ হলে NOR ল্যাচের অবস্থার পরিবর্তন হয় না।

$S = R = 1$ অবস্থা NOR ল্যাচে ব্যবহারযোগ্য নয়।